Грабельки доменные

[dil]

Зарегистрировал домен в зоне .im. И авторитетные NSы указал в том же домене. И тут оказалось, что все три авторитетных NSа .im понятия не имеют про glue records. Имена серверов выдают, а адреса – фиг.

Регистратор в ответ на мой вопрос “какого хрена?” вежливо послал меня лесом: “We would like to inform you that you have to contact the Host of the nameserver, we can´t help you cause you don´t use our nameserver.”

Не, я не гордый, могу там указать сервера из другого домена, но осадочек-то остался..

Оригинал этой записи в личном блоге.
Любые материалы из этого блога запрещается использовать на сайте livejournal.ru в любой форме и любом объёме.

Comments

[blacklion.livejournal.com]

Вообще, delay slot (та самая команда после бранча всегда выполняющася) — это почти везде есть. И в ARM и в SPARC и во всяких DSP (их там до 4-х штук может быть вообще). Я бы сказал, из распространённых сейчас только в x86 и нету.

[unbe.livejournal.com]

отлично, отлично, похитрее чем простой delay slot на спарке

[dil.livejournal.com]

в спарке я никогда не копался. а в powerpc я такого не заметил. и в арме тоже, хотя я специально не искал..

[blacklion.livejournal.com]

А, вот, да, на спарке оно делается всегда, а не только перед бранчем, тут действительно хитрее!

[duke-igthorn.livejournal.com]

Нормуль! А gcc этим пользоваться умеет, надеюсь?

[dil.livejournal.com]

подозреваю, что да, но не проверял :)

[unbe.livejournal.com]

должен уметь, на спарках умеет, тут не сильно сложнее

[mic.livejournal.com]

мипсовские номерные регистры, фу ))))

[dil.livejournal.com]

AH и AL, конечно, гораздо понятнее :)

[some41.livejournal.com]

не вижу никакой разницы со SPARC.

кеши тут тоже не при чем. промах по кешу одним тактом не спасешь. просто пока вычисляется условие перехода, процессор не знает, какую инструкцию исполнять. за это время он успевает считать и декодировать следующую (delay slot), а когда доходит до execute, то условие уже посчитано и можно им воспользоваться.

можно было бы всегда исполнять delay slot, наверное, статистически легче украсть инструкцию из target,а не из source перехода.

[blacklion.livejournal.com]

SPARC исполняет delay slot Всегда. MIPS — только если бранч выполнится. Вот такая разница.

[blacklion.livejournal.com]

Вообще, MIPS очень фигово в gcc был сделан, по крайней мере, в третьей серии. Родной старый-старый силиконовский компилятор обгонял его в разы на сложном (но pure C) коде. На спарках такой катастрофической разницы с “родным” коспилятором не было никогда. Что сейчас — не знаю.

[some41.livejournal.com]

вообще-то SPARC умеет и так и так -- это флаг на переходе:
http://www.cs.unm.edu/~maccabe/classes/341/labman/node3.html

[alec_v.livejournal.com]

Хехе. MIPS. C боевым крещением delay slot-ом! Вам еще предстоит битва с регистром $gp и не-фоннеймановской архитектурой в виде некогерентных кешей I/D.

:)

[dil.livejournal.com]

ага, загрузка параметра подпрограммы после её вызова уже не вызывает удивления..

[alec_v.livejournal.com]

Такие эффекты видны, только если работать в .set noreorder а от нормального программиста ассемблер такие эффекты прячет. (Надеюсь никого не удивляет оптимизирующий RISC assembler, хехе ;) )

Еще вариант - если пользоваться IDAPro, она показывает без reorder.

А вообще лучше купить книжку "See MIPS RUN" и будет щастье. Если лень заказывать на Amazon, можно банально купить через ozon.ru за рубли, они возят, но 1.5 раза дороже.

[dil.livejournal.com]

мне, как раз, на амазоне проще, но особо не нужно :)